共 581 个在招岗位 · 小米在上海的最新招聘信息
车载电子控制器硬件集成开发 1.参与车载电子控制器产品，如车身，底盘，电源等产品硬件方案设计； 2.参与模拟电路/数字电路的设计.计算.仿真和实现； 3.参与车载电控产品试验.装车.产线问题排查和改进； 4.参与新产品生产导入和量产爬坡工作
1.根据整车项目时间节点要求，排布车身电控系统开发计划和管理开发进度 2.管理开发目标和技术需求，并下发给供应商或相关合作伙伴，组织技术讨论和确认技术方案 3.管理预算和支出，优化开发内容和开发方法，实践降本增效 4.管理软件按流程、时间、质量要求，进行开发、交付和释放 5.申请试验车辆和场地资源，管理标定计划和进度 6.组织内外部验收和相关评审工作 7.负责车身电控单元（如区域控制器、座椅模块、门模块等）的问题推进
1. 负责电驱壳体方案设计，基于系统布局、冷却润滑、部件接口及压铸可行性完成结构设计，3D建模及2D图纸绘制，确保壳体方案达成电驱总成重量刚度强度等功能属性目标； 2.负责壳体SOR编制，供应商技术评估，壳体样件试制交付及质量问题提升； 3.负责壳体模具方案及铸造方案评审，工程认可及售后质量问题解决；
1. 负责电驱减速箱开发，完成齿轴方案设计，轴承选型及润滑方案，确保减速箱方案满足电驱总成属性需求，； 2. 负责外部齿轴零件的供应商技术评审，样件制作跟踪，试验认可及量产质量问题改进； 4. 负责减速箱相关装配工艺方案评估及相关生产问题解决； 5. 负责减速箱相关测试状态跟踪及相关问题解决； 6. 遵循减速箱开发流程，设计规范和标准，进行相关开发活动，负责DFMEA等文件编制和审核。
1、负责终端系统安全和数据安全解决方案设计，软硬件协同构筑安全； 2、负责机密计算、可信计算和隐私保护等方向的技术规划、方案设计和需求分析； 3、负责安全OS框架、微内核和核心安全业务等的规划、设计和开发工作； 4、负责国际/国内安全认证分析和相关工作； 5、负责参与安全标准制定/专利挖掘撰写等工作； 6、负责业界优秀安全防御技术的引入，提升解决方案和产品安全能力和韧性。
1. 参与产品前期规格定义，设计符合产品需求的芯片实现架构； 2. 负责子系统架构定义、IP选型与SoC整合，根据芯片功能及供电策略优化floorplan； 3. 推动方法论建设和设计流程优化，调整集成策略； 4. 指导设计团队攻克芯片设计难题，确保从架构到量产的端到端交付； 5. 洞察SOC集成技术趋势（如AI加速器集成、异构计算架构），推动设计流程和方法论持续演进；
1、负责Linux Kernel升级，裁剪以及开源Patch引入； 2、负责Linux Kernel重要驱动模块开发； 3、负责以下1种或者几种： a) 负责文件系统及Block-IO层驱动开发与性能优化，有MQ开发，调试经验优先考虑； b) 负责内存管理子系统优化，有大内存申请性能优化，内存压缩优化经验优先考虑； c) 负责进程调度性能优化，移植，开源patch引入等工作，负责CFS，EAS等调度算法优化； 4、负责Linux系统性能，优化系统资源管理与调度，解决产品痛点，攻坚技术困难。
1、负责NoC（Network On Chip）的需求评估与架构设计； 2、负责NOC的架构设计、开发与实现等工作； 3、确保NOC的功能实现、性能达标； 4、确保NOC与芯片整体的布局布线符合设计目标。
1、负责DDRC从模块级到子系统级的设计规格充分验证； 2、负责DDRC性能仿真，满足业务高带宽低延迟需求； 3、搭建并维护UVM可重用验证平台，包括driver/monitor/reference model/checker，收集功能覆盖率，保证验证质量； 4、与架构师、软件团队配合，对DDR子系统性能和功耗优化的持续探索；
1. 负责DDRC或DDRPHY方向的需求规格分析、架构演进评估、方案设计，完成上下游端到端交付； 2. 分析优化DDRC/DDRPHY子系统性能(高带宽低延时)和功耗，探索架构演进方向； 3. 负责DDRC/DDRPHY低功耗设计，理解访存功耗构成，推动能效优化； 4. 与DDR验证、系统软件、芯片集成团队协同，确保DDRC/DDRPHY方案从设计到量产的质量； 5. 跟踪DDR技术标准演进(LPDDR5X/DDR6等)及AI芯片对内存带宽的需求，输出架构规划和技术洞察；
1. 负责系统级低功耗验证，独立制定验证计划，编写Feature，规划Testcase，完成UPF验证； 2. 独立搭建完善验证平台，发现并定位设计缺陷，确保低功耗方案从设计到验证的闭环； 3. 编写和维护低功耗验证相关脚本和工具，提升验证自动化水平； 4. 与芯片设计、功耗管理团队协同，跟踪处理器/CRG/功耗管理等模块的验证质量；与系统软件团队协同，确保低功耗方案的软硬件一致性； 5. 跟踪端侧AI芯片低功耗验证前沿技术（如NPU/AI加速器功耗验证），推动验证方法学持续改进；
1. 负责SoC平台CPU能效以及调度交付，承担关键特性的架构设计及开发； 2. 负责SoC Android手机端到端调度特性的优化，问题识别及解决方案落地； 3. 负责ARM架构CPU性能&功耗能效交付，基于对ARM CPU微架构的深入分析，达成Benchmark及功耗KPI；
1. 负责子系统/系统级全流程验证，制定验证计划及策略，搭建验证环境，完成网表级仿真； 2. 开发或修改验证脚本，研究业界新工具新方法学，持续提升验证效率； 3. 参与验证流程标准化建设，推动验证方法论在团队内的落地； 4. 与芯片设计、架构、后端团队紧密协作，支撑从验证到量产的全流程质量保障； 5. 跟踪先进工艺节点验证挑战及AI时代验证方法学演进（如AI辅助Bug定位、智能化回归测试），输出技术应对方案化回归测试），输出技术应对方案；
1. 负责高速接口子系统（DDR/LPDDR/HBM/USB/PCIE/MIPI等）从方案制订到验证交付、回片测试支持的全流程； 2. 制定接口验证计划及策略，搭建验证环境，提取验证特性，完成覆盖率收敛； 3. 参与接口验证相关工具和脚本开发，提升验证自动化水平和效率； 4. 与芯片设计、系统软件团队协同，确保接口子系统验证质量和回片支撑； 5. 跟踪高速接口技术演进（如LPDDR5X/HBM3E/USB4/PCIE5.0等）及AI芯片对接口带宽的需求，输出验证技术规划；
1. 参与或主导处理器顶层集成架构设计，完成子系统（CPU Core、Cache、NoC互联、外设接口等）的集成方案制定、RTL集成与调优； 2. 负责处理器SoC级集成验证环境搭建，包括子系统间接口联调、时钟/复位/电源管理集成、中断控制器集成等； 3. 主导处理器顶层时序约束（SDC）制定与时序收敛，协同后端团队确保芯片PPA目标达成； 4. 与处理器架构、各子系统设计（AI计算、存储、Vector/Matrix）、验证、软件团队协同，确保集成方案与各子系统架构的高效配合，支撑端侧AI芯片的整体性能目标； 5. 跟踪业界处理器SoC集成架构前沿技术（如UCIe/CXL片间互联、Chiplet集成、异构计算集成），输出技术洞察，牵引集成架构演进方向； 6. 参与芯片流片和回片验证，负责处理器集成层面的Bring-up调试和问题定位，确保芯片集成方案的工程落地；
1、负责SOC 加减密IP验证与开发； 2、负责系统安全校验，启动以及升级调试与开发； 3、负责ARM Trustzone开发，负责Hypervisor技术的预研与开发； 4、负责Secure OS选型，移植与开发；并支撑系统安全业务。
1、负责牵头汇总智能制造更改评审意见，代表智能制造参与更改评审工作 2、组织智能制造内部变更评审与升级决策汇报会议，识别变更对项目进度、质量、成本等方面的风险与代价，协同技术部门制定风险应对方案 3、制定项目/量产零部件更改实施计划，监控推进各基地变更按目标落地
1、参与小米上海区域各类集团培训项目运营； 2、参与小米上海区域业务定制培训项目设计、开发、交付； 3、支持小米上海区域内部订阅号运营、企业文化宣传； 4、负责上海区域学习平台、培训数据整理运营； 5、支持上海区域开展各类人力资源工作；
1. 负责电驱动产品中的电机控制器硬件开发及测试相关工作； 2. 电机控制器硬件需求分析和子功能模块分解； 3. 电机控制器核心零部件如半导体，电容器，电流传感器等选型及设计工作； 4. 协调硬件FMEA、特殊特性定义，元器件采购、样品生产等相关活动； 5. 定义硬件测试规范，并基于测试规范进行硬件测试，如双脉冲，热测试，电气测试等
1. 参与或主导供应商的针对相关零件的APQP评估工作； 2. 识别相关零件的关键特性或特殊特性，确保零件的产品及过程管理有效性； 3. 负责供应商及相关零部件的选择及评审，并从技术，质量及可靠性进行评估； 4. 针对已失效或潜在失效问题，开展或主导供应商端的失效分析，推进供应商进行落地改善，直至问题关闭； 5. 主导薄弱供应商或零部件的质量改善活动并确保改善效果及风险遏制； 6. 执行供应商端产品，过程及体系审核并跟进闭环； 7. 定期开展供应商改进工作的有效性评估及优化； 8. 参与或主导相关零部件的评审，确保变更风险受控； 9. 制定并持续优化供应商及相关零部件的管理流程文件。
岗位职责： 1. 负责TBOX/ECALL/DAB BOX产品的设计开发，包括功能和性能需求定义、方案设计、核心零部件选型、定点等； 2. 负责TBOX/ECALL/DAB BOX产品开发跟进、结构数据发布与审核、软硬件问题排查与整改、产品实验及评审验收等； 3. 负责核心元器件的选型，制定相关性能指标要求，制定长期迭代规划； 4. 负责其他相关部门的对接、沟通，保障产品交付；
1、 负责手机/座舱/智驾芯片平台多媒体（AI、GPU、Camera、Display、Vcodec）相关性能/功耗分析优化和竞争力达成，竞品的性能功耗分析； 2、 负责上述媒体相关的IP的FPGA/EMU 性能/功耗验证工作，与芯片沟通、及时发现并解决相关问题，保证相关性能功耗符合预期； 3、 负责上述媒体相关的IP在回片性能/功耗问题分析及解决； 4、 负责上述媒体场景（相机、大模型、音视频、游戏、应用）性能功耗分析优化，支持功耗DOU达标及竞争力达成； 5、 负责竞品芯片的性能功耗分析。
1. 负责运动控制（转向/制动/悬架/VCU）一个或者多个系统台架软硬件环境搭建和整车动力学模型集成； 2. 负责运动控制系统测试案例开发和执行，测试结果整理，测试问题闭环跟踪，测试报告提交； 3. 支持完成基于实车的测试执行和跟踪。
完成端到端AI解决方案的开发和交付，包括AI框架，高性能算子，图编译器等方向： 1、参与高性能算子的开发，基于自定义指令集开发高性能算子； 2、参与AI推理框架的开发，方案设计，完成量化，图转换等工具链的开发以及图优化； 3、参与大模型推理框架开发，负责调研业界前沿的投机算法及Spin-Qant等量化算法，完成交付落地； 4、参与AI 图编译器的开发，方案设计，基于自定义指令集完成图编译器的开发和交付，完成opfusion，图融合，片上内存分配，指令调度等； 5、参与AI模型的性能优化，功耗优化； 6、参与自研芯片的FPGA、EMU验证。
1. 区域内全量售后风险投诉管控，完成区域门店的处理方案指导和决策，建设风险案件的案件库，对投诉结案时效、投诉溢出率等指标负责 2. 健全区域防负运营机制：通过数据分析、策略搭建，推动风险预警感知，提前化解风险 3. 负责通过用户反馈（VOC）和用户洞察诊断体验问题，深入了解区域用户需求和痛点，围绕重点体验问题开展专项分析与改善推动，联动业务团队推动方案落地 4. 结合区域特性与业务节点，策划差异化服务体验活动，打造区域内服务标杆案例 5. 梯队能力建设：对城市服务体验专家定期开展专项的赋能和能力认证
1. 深入理解自研芯片架构、指令集及性能瓶颈，开展面向业务场景的芯片亲和性算法设计与优化 。 2. 结合人车家等业务场景研究并实现前沿的模型优化、量化等技术 ，并针对目标芯片进行定制化适配与验证，并形成指导下一代芯片设计的算法输入 。 3. 探索并应用AI Agent等新范式开发与优化面向自研芯片的高性能AI Infra框架、编译器、算子库及运行时系统等系统软件。 4. 参与构建从算法模型到芯片部署的完整工具链、性能分析平台与自动化优化流程 。
1. AI+EDA工具链整合:调研并集成主流EDA工具(Cadence/Synopsys)与AI Agent框架，搭建自动化仿真-优化闭环流程； 2.电路自动优化设计:针对LDO、DCO、ADC/DAC等模拟IP，开发参数自动扫描、性能指标自动评估与优化算法，实现设计收敛效率提升； 3.知识库建设:将设计评审、仿真数据、流片经验、测试结果等结构化沉淀，构建可检索、可复用的设计知识库； 4.方法学探索:跟踪AI辅助电路设计前沿(LLM for EDA、生成式设计等)，输出方法论与工具原型； 5. 跨团队协作:与设计、验证、测试团队协同，推动AI工具在实际项目中落地验证。
1.参与ADC-DSP架构SerDes收发机的整体架构定义与指标分解，与数字/DSP团队协同完成系统级性能目标； 2.负责高速SerDes PHY中模拟前端(AFE)电路的设计与验证，包括但不限于CTLE、VGA、ADC及其辅助电路设计； 3.完成SerDes通道前端的时钟方案设计，包括CDR环路中的模拟部分(VCO、Phase Interpolator、Charge Pump等)； 4.负责发送端(TX)模拟电路设计，包括TX Driver、Pre-Driver的驱动能力与回波损耗优化； 5.设计与优化TX端FIR均衡器的模拟实现，确保多Tap抽头系数的精度、线性度及PVT稳定性； 6.进行电路级与系统级混合仿真(MATLAB/Verilog-A/Spectre)，评估BER、Jitter、SNDR等关键指标； 7. 与版图工程师紧密合作，确保高速信号路径的寄生优化与匹配性设计； 8.支持芯片从流片到量产阶段的测试调试，定位并解决硅片问题(Silicon Debug)； 9. 跟踪先进工艺节点(7nm/5nm/3nm及以下)下模拟电路的设计挑战与技术趋势。
1.负责DSP based Serdes系统的数学建模和架构分析； 2.负责算法设计、仿真，保证系统整体性能； 3.配合模拟设计、数字芯片设计和验证工作，落实算法设计方案； 4.配合芯片测试，提供测试需求，参与问题定位。
1、责 SoC 安全子系统的需求拆解、详细设计文档输出与 RTL 代码开发，覆盖安全隔离、可信根、安全控制等核心模块，确保设计满足安全规格与项目质量标准； 2、负责 eFuse、系统控制类等系统 IP 的设计文档编写、RTL 开发与维护交付，保障 IP 的可复用性、集成兼容性与交付完整性； 3、深度参与芯片整体安全方案的需求分析、架构设计与技术评审，输出针对性安全设计方案，跟进方案落地迭代与技术风险管控； 4、协同验证团队完成模块级、子系统级的仿真验证与问题定位，支持软件团队开展底层驱动开发、联调调试与问题排查，保障项目交付进度。
