共 4529 个在招岗位 · 覆盖国企、大厂官方招聘
1. 负责车规级处理器的软件测试全流程，覆盖芯片启动、外设驱动、安全机制及性能基准测试； 2. 设计并执行 STL（软件测试库）验证方案，保障STL符合ISO 26262认证要求； 3. 开发基于 Python/C 的自动化测试框架，集成 CI/CD 流水线，实现测试用例的批量执行与覆盖率统计； 4. 结合车规处理器软件测试业务，开发对应的AI skill和agent，进行工作流编排和优化。
1. 负责基于公司服务器CPU芯片的网络垂直软件技术栈的性能优化、稳定性提升及功能迭代，主导核心技术难题的攻关；深入理解CPU芯片架构特性（如缓存、指令集、IO虚拟化、QoS等），结合网络软件运行机制，制定针对性的优化方案并落地实施 2. 与硬件设计团队紧密协作，参与芯片架构定义、功能验证阶段的软件需求输入，确保芯片设计充分适配网络软件场景；搭建网络软件优化的测试验证平台，制定测试方案、性能基准及评估体系，保障优化效果的有效性和稳定性 3. 跟踪网络领域前沿技术及行业发展趋势，将先进技术融入公司软件优化方案，推动技术创新 4. 负责网络相关软件栈（如设备驱动、协议栈、RDMA等）基于自研CPU芯片的优化，提升网络吞吐量、降低传输延迟、优化网络拥堵控制 5. 深入研究网络虚拟化技术（如SR-IOV、DPDK、VPP等），优化虚拟化场景下的网络性能，提升资源利用率 6. 针对云计算、大数据传输等高频网络场景，结合自研CPU的网络加速特性，制定端到端的网络性能优化方案 7. 解决网络软件（如网卡驱动、网络中间件）与自研CPU芯片适配过程中的技术难题，保障网络系统的稳定性和可靠性
作为芯片互联方向的产品经理，为达摩院规划与定义面向下一代AI数据中心的scale up互联芯片产品方案，与架构师，软件产品经理一起定义有技术前瞻与市场竞争力的产品 - 产品规划：跟踪 Scale-Up/Scale-Out网络架构、研究LPO/NPO/CPO、OCS（光电路交换）等新兴技术路线，制定产品技术路线图。 - 产品定义：结合AI集群Scale Up网络拓扑需求，定义交换芯片/GPU芯片互联端口速率、带宽、时延、功耗、封装形态等核心指标，输出产品MRD/PRD。 - 系统级方案设计：主导电/光互联在 Scale-Up 网络架构方案落地，评估 Pluggable/LPO/NPO/CPO、EPS/OCS等组合对系统 TCO（成本和功耗）、时延的影响，输出技术选型与成本测算报告。 - 项目推进：与架构师、软硬件团队协同，完成产品方案评审，平衡产品性能、成本、功耗与研发周期，确保产品可量产落地。 - 商业化：配合BD团队，输出产品技术白皮书与技术方案，支撑客户选型、方案适配与项目落地，跟进产品上市后市场表现与客户反馈，持续优化产品迭代策略。
1. 跟踪大模型的国际前沿算法技术动态，定期输出技术调研报告并试点验证，评估其在业务中的应用价值； 2. 负责大模型在端侧/边缘场景的优化与落地，包括模型压缩、推理加速、多模态输入处理与上下文管理； 3. 负责数据计算、运动控制、图像处理算法的研发与优化； 4. 跨团队参与产品的需求评审，制定算法验收标准，配合测试团队完成算法在各应用场景下的效果验证与版本迭代； 5. 主导算法在 RISC-V 架构硬件上的移植、量化与性能优化，确保算法运行的稳定性和实时性； 6. 负责撰写设计方案、接口规范等技术文档，参与专利布局及相关学术论文的撰写；
岗位职责： 负责服务器芯片的功能、性能、稳定性测试定制工具开发，支撑芯片验证、生产、客户服务器整机交付、线上运维等各类场景下的软件工具研发需求 参与制定芯片验证和软件测试的流程、标准 参与客户量产阶段的技术支持工作，与上下游团队协作，达成产品线上服务质量目标
- 规划 PyTorch、vLLM、SGLang 等主流框架的适配技术路线，设计硬件抽象层（HLA）与上层框架的接口规范 - 开发适配层核心模块，实现算子调度、内存管理和分布式通信等关键功能 - 优化框架后端实现，与算子库、运行时等团队协作，系统性提升大模型推理效能 - 代表团队在开源社区推动关键技术主张，提交优质代码贡献，推动后端适配进入主线代码
● 跟踪深芯片领域及新型计算领域（如机器学习）发展，设计开发高性能低功耗的架构、芯片及硬件产品。 参与芯片架构与微架构设计，负责开发和维护各种通用接口和模块； ● 针对阿里巴巴集团业务发展需求，开发相应原型系统，落地芯片产品。
1、负责会员产品策略制定与落地，挖掘会员用户需求痛点，设计会员权益以及体系，迭代会员产品，提升用户体验。 2、监控产品数据与用户反馈，持续优化会员产品体验，激发用户需求，提升用户长期价值。 3、对市场理解深入，对发展趋势有敏感度，能挖掘用户价值及商业机会，并转化为创新的产品方案。
1、基于大语言模型（LLM）和多模态技术，深度融合用户行为序列与跨域交互数据，构建AI-native的阿里全域消费者识别与认知体系，实现从传统标签画像到生成式用户认知的范式升级。 2、负责全域用户记忆资产的研发与落地，构建覆盖多业务域的跨域用户认知体系。基于LLM的用户行为理解与结构化记忆抽取，打造高质量、低成本、可自演化的用户Memory资产生产管线，支撑集团各业务线Agent的个性化服务能力。 3、负责记忆资产生产全链路的技术研发，包括MapReduce式记忆抽取Pipeline设计、多维度质量评测体系（MemBench）建设、大模型到小模型的蒸馏训练（OPD/RL/DPO），以及记忆检索与召回策略优化，持续提升记忆资产质量并降低推理成本。 4、参与前沿技术探索与学术产出，在记忆自演化机制、跨域协同推理、Memory-Grounded Reward等方向开展创新研究，撰写发表顶会论文，参与开源社区与技术影响力建设。
1、负责生鲜产品的接收、质量检验和分类工作，确保产品质量符合国家标准及公司要求； 2、监控生鲜产品的贮存环境，确保温度、湿度等条件符合规定要求，有效防止食品腐败； 3、定期对库存商品进行盘点抽检，及时发现并处理不合格产品； 4、跟踪并记录生鲜产品的质量状态，为质量改进提供数据支持； 5、与采购部门紧密协作，评估并审核供应商质量体系，保证商品到货品质； 6、培训仓库员工关于生鲜产品质量标准的知识和日常操作规范； 7、参与制定和优化质量控制流程，提高工作效率。
1、负责百亿补贴3C品类的商品运营工作，从品类规划到行业搭建、价格机制设计、日常管理维护，对价格力、GMV、动销率、活动运营负责 2、针对所负责行业特性和商家特征，能够根据竞争态势制定有效的品类的招商策略，实现有竞争力的商品供给 3、有较高的行业货品敏感度和热点洞察能力，能够通过营销活动有效组织供给来满足目标消费人群，不断强化淘宝百亿补贴的优惠购买心智 4、根据运营目标，协调内外部资源，实现业务目标达成
1、参与淘宝闪购C端零售品类导购相关场景（搜索、推荐、场景导购等）的整体体验方案设计。 2、从用户完整任务出发，思考导购链路中的关键节点和体验问题，关注方案上线后的效果并建立业务数据感知。 3、使用大模型 / AI 工具进行方案探索、示例构造和原型表达，缩短从想法到验证的距离。 4、在项目中学习用整体视角看体验，并参与思考异常和边界情况的处理方式。 5、整理实践经验，在团队内进行分享和共创，承担"工具侦察兵"角色，持续跟踪和试用新 AI 工具与方法。
1.负责从rtl2netlist的综合全流程flow开发/优化/维护工作 2.负责综合模块或者整芯片的综合策略的制定及STA signoff标准制定 3.负责模块或top从rtl2netlist的综合、formal、sdc编写及验证，upf编写及验证 4.负责综合netlist/sdc的quality的验证 5.Function eco的方案及完成 6.和前端设计沟通设计相关问题及修改，和后端沟通物理实现相关问题 7.制定提升PPA的综合策略
1. 负责总线子模块验证、总线子系统验证: a. 负责制定验证策略，提取验证特性，完成验证计划； b. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真； c. 负责验证Signoff工作，保证总线系统的质量； 2. 参与SOC系统级的性能以及功耗分析；
负责CPU芯片的系统建模工作，与架构师、RTL设计工程师和性能分析团队紧密合作，通过建模与仿真来探索设计空间、评估架构/微架构方案、识别性能瓶颈，并对未来的CPU架构做出关键的数据驱动决策。主要工作职责： （1）使用C/C++/SystemC/Python等语言，开发、维护和优化CPU芯片及子系统的性能模型。确保模型在功能和性能上与目标微架构设计保持一致，并具备足够的灵活性和可配置性。 （2）运行行业标准CPU性能基准测试套件及经过抽象/小型化业务负载（Benchmarks）。 （3）分析仿真结果，深入定位性能瓶颈 （4）架构师合作，将新的微架构特性转化为模型实现，基于模型进行“假设分析”（What-If Analysis），评估不同微架构方案对性能、面积和功耗的影响，为架构决策提供量化依 （5）为RTL设计团队提供早期性能预期，并协助进行RTL性能验证的比对。 （6）开发和维护自动化脚本与流程，以提升建模、仿真和分析的效率。参与构建和完善公司内部的CPU性能建模与仿真平台。
负责CPU产品的SLT测试工作，负责验证测路制定、验证用例开发和量产过程中的问题定位。建立行业领先的SLT测试能力，确保量产CPU芯片在真实系统环境中达成服务器级别的功能、性能和可靠性标准。直接面对提升产品质量、达成SLA，降低产线不良率和线上宕机率的核心挑战，对芯片的最终质量承担关键责任。主要工作职责包括： 1. 制定并领导执行CPU芯片的SLT测试整体策略，制定详细的SLT测试计划，包括测试内容、测试条件、通过标准和测试流程 2. 领导SLT测试方法学创新，持续提升测试覆盖率和测试效率 3. 参与SLT测试硬件平台的架构设计、开发 4. 领导SLT测试软件和测试向量的开发开发，包括： （1）BIOS/UEFI定制与优化 以及操作系统（Linux/Windows）镜像定制 （2） 测试套件架构以及自动化测试框架开发 （3） CPU 微架构特性测试 （多核一致性，SRAM 可靠性检查，di/dt 问题检测，IO 功能测试，最大功耗，频率测试等等） 5. 量产过程中，与产品工程、质量、客户工程团队协作，对于线上和产线有问题被客户退货的芯片，带领团队通过强化SLT测试，对芯片问题进行复现和定位，不断改进测试程序，提升覆盖率。"
1. 从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA), 交付EMU DB/FPGA bitfile到原型验证团队 2. 为Emulation/FPGA场景创建独立的测试冒烟用例。 3. 在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）。 4. 与RTL设计团队、DV团队和软件团队合作，调试基础环境，硬件，软件中的测试用例. 5. 维护仿真系统，支持软件团队在仿真平台上的工作。
• 参与SoC低功耗架构方案制定，负责SoC电源域划分和控制、动态调压调频等设计实现。 • 参与全芯片时钟复位方案制定，负责时钟/复位相关IP交付。 • 使用功耗分析工具进行功耗建模/仿真。 • 熟悉UPF标准，具备复杂低功耗方案的UPF实现经验。 • 协同物理设计工程师进行SoC功耗/电源评估和优化工作。
参与玄铁高性能处理器的指令集与编程模型定义和演进，作为市场/产品需求与微架构、软件生态之间的技术枢纽；负责玄铁指令集与编程模型管理平台的建设，并代表玄铁参与RISC-V国际基金会相关规范标准工作。 1. 负责玄铁指令集扩展定义。接收市场、产品与研发的功能与性能诉求，与微架构、编译器、内核、计算库等团队协同，参与制定指令和寄存器编码、语义、异常行为等编程模型，输出正式规范文档并推动内部评审、落地与迭代。 2. 负责玄铁编程模型管理平台建设。保证指令集变更以结构化、机器可读的方式沉淀到平台，驱动下游RTL生成、工具链集成、验证套件构建、规范文档生成与模拟器/参考模型的自动化更新。 3. 代表玄铁参与国际基金会相关规范标准工作。跟进上游标准与相关工作组的演进，把玄铁的技术需求提案化并推动被上游接纳；把上游产出高质量地回流到玄铁内部平台，保持双向对齐。 4. RISC-V生态跟踪与前瞻研究。持续跟踪RISC-V在向量、矩阵、虚拟化、安全、性能监测、机密计算等方向的新扩展动态；结合玄铁产品路线，主动提出新扩展的预研提案。
1. 参与Ethernet子系统的方案制定 2. 负责Ethernet子系统内IP集成、自研逻辑开发 3. 负责Ethernet子系统SDC约束与预综合交付，协助中后端团队实现PPA优化 4. 根据中后端反馈（时序、功耗、面积等瓶颈），优化前端微架构和设计 5. 与DV、原型验证团队协作, 负责Ethernet子系统的问题分析与定位
职位描述 • 参与芯片整体Floorplan、Partition、STA等方案制定。 • 负责芯片整体Partition划分及Harden代码的具体设计与实现。 • 负责芯片整体设计SDC约束与预综合交付，协助中后端团队实现PPA优化。 • 根据中后端反馈（时序、功耗、面积等瓶颈），指导前端微架构和设计修改。
1.与CPU设计者密切合作，进行关键时序路径的分析与逻辑电路优化； 2.前后端协同设计，持续提升CPU PPA性能指标； 3.CPU Core的物理设计与交付，达到产品指标要求； 4.CPU 集成实现工程师（中端）综合实现
1.与芯片Top物理设计、Package设计、PCB设计等同事协作，完成电源以及高速数字接口的仿真分析以及优化工作； 2.使用各种常用EDA工具抽取Silison、Package、PCB的电路模型，搭建电源完整性和信号完整性仿真测试平台，根据实测结果完善和优化仿真平台； 3.负责高速SerDes IO、DDRx/LPDDRx、UCIE等端到端的SI优化； 4.构建从Silicon、Package、PCB电源传输网络(PDN)模型，制定具体的PI指标分解，完成供电设计优化以及签核； 5.跟踪研究各种高速总线接口及供电设计从芯片到系统端的解决方案，并形成PKG/PCB设计指导；
1. 负责 RISC-V IOMMU IP 的架构定义、微架构设计及RTL实现，确保满足芯片对设备内存的管理需求，满足项目PPA 要求。 2. 深入理解并实现 RISC-V IOMMU 架构规范，支持多级页表地址转换及权限管理，支持虚拟化扩展。 3. 负责 IOMMU IP 与 SoC 系统的集成，处理与 CPU、DMA、NoC 及 DDR 控制器的交互，满足 SoC 架构需求。 4. 主导 IP 的低功耗设计策略，包括时钟门控、电源门控实现。
• 参与SoC安全架构方案制定，包括安全启动，安全隔离，安全调试等。 • 负责安全子系统架构定义，设计实现以及交付。 • 负责对称/非对称加解密算法及哈希算法的硬件优化与集成，并完成性能，安全性，功耗等关键指标的评估。 • 负责安全相关IP的RTL设计，完成LINT/CDC/预综合等前端设计检查与交付。 • 安全子系统的验证、时序收敛及硅后测试支持。
1. 构建和持续优化公司IPD流程体系和质量管理体系(含流程架构、流程文件、质量管理系统等) 2. 持续跟踪和分析IPD流程实施情况(包括IPD流程导入及落地评估、体系成熟度评估、符合性及有效性评估、项目执行改进等)，识别流程体系的瓶颈和改进点，提出有效的流程优化方案，并推动实施，提高流程适用性、效率和质量 3. 持续改进公司的质量管理体系，设计各类E2E过程及结果质量的数据度量统计模型，建立度量分析体系，根据分析结果进行持续改进 4. 负责组织和协调完成公司内外审等多种审核认证，推进纠正和预防措施的落地 5. 负责开展流程体系、质量活动、质量工具及方法等培训，持续提升组织的质量文化、质量意识、运作效率及质量运营能力 6. 负责规划和建设数字化运营体系，打造数字化运营平台，提供数字化运营能力，并使用数字化运营平台、工具、方法，开展问题识别、分析，提高发现问题、分析问题、解决问题的能力和效率
1. 全面负责CPU IP/芯片端到端质量管理工作，以客户需求为导向，制定E2E质量要求和质量计划，并确保实施符合要求； 2. 负责产品生命周期阶段的质量管控，并持续优化及完善流程或方法； 3. 负责建设与本领域相匹配的E2E流程和管理体系，并持续识别改进点，负责闭环改进； 4. 推动CPU IP/芯片各领域开发流程标准化，制定CPU IP/芯片研发质量管理方案，并有计划的推进、实施； 5. 组织并熟练使用各种质量工具和方法对质量问题进行根因分析、处理、改进、预防措施的制定和执行落地； 6. 提升全员质量意识和质量文化，持续提升组织的质量改进能力。
1. 负责CPU IP/芯片、解决方案等相关领域端到端质量管理工作，以客户需求为导向，制定E2E质量要求和质量计划，并确保实施符合要求； 2. 设计各类E2E过程及结果质量的数据度量统计模型，建立度量分析体系，负责质量数据的采集、治理、分析与应用，运用数据分析工具和方法，形成各类分析看板将数据转化为可操作的洞察，支持运营决策优化和管理效率提升； 3. 结合IPD业务流程体系框架，负责规划和构建端到端业务模块和数据链路的信息化平台，提供数字化运营能力，并使用数字化运营平台、工具、方法，开展问题识别、分析，提高发现问题、分析问题、解决问题的能力和效率 4. 负责质量信息化整体规划，收集整理业务需求及痛点、主导需求分析、管理项目进度，协调资源、功能落地及上线交付等相关工作，及信息化系统的运营管理，包括系统使用分析、问题改进、系统培训、功能宣传等
1. 负责Mesh总线在SOC级的系统验证: a. 负责制定验证策略，提取验证特性，完成验证计划； b. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真； c. 负责与mesh总线IP团队的沟通交流，例如，验证环境的复用及验证场景的拉通，验证覆盖场景的互补等等； d. 负责验证Signoff工作，保证mesh总线的验证质量； f. 承担mesh总线在EMU平台上系统大压力和场景验证，例如，cache一致性，跨DIE等复杂压力场景的验证 2. 负责支持其他子系统对于mesh总线的依赖，保证总线环境的可复用性和可移植性； 3. 参与SOC系统级的性能分析；
1. 负责基础工艺IP（Foundation IP）设计与交付，包括Standard Cell、SRAM、IO及其他数模混合 IP（如CML、LDO、PVT Sensor等） 2. 深入理解并解读Foundry PDK、工艺规则与特性，与工艺厂保持紧密技术协作，分析并解决与工艺波动、可靠性（EM/IR-drop/Aging 等）相关的设计挑战 3. 针对产品目标与工艺特性进行定制化电路设计，优化 PPA（性能/功耗/面积）、工艺鲁棒性与可靠性指标，为高性能计算芯片提供定制化基础IP支撑 4. 负责IP工艺库开发与维护，包括 LIB、LEF、GDS、Verilog/Liberty 模型等，确保交付质量与一致性 5. 建立并执行严格的验证流程，包括SPICE仿真、DRC/LVS/ERC/PERC、跨PVT工艺角功能验证、可靠性验证，确保IP的功能正确性、时序完整性、物理可靠性与量产可行性 6. 输出完整的IP技术文档及使用指南，为SoC设计团队提供技术支持，保障IP的顺利集成
