共 4293 个在招岗位 · 实时同步阿里巴巴官方招聘数据
- 规划 PyTorch、vLLM、SGLang 等主流框架的适配技术路线，设计硬件抽象层（HLA）与上层框架的接口规范 - 开发适配层核心模块，实现算子调度、内存管理和分布式通信等关键功能 - 优化框架后端实现，与算子库、运行时等团队协作，系统性提升大模型推理效能 - 代表团队在开源社区推动关键技术主张，提交优质代码贡献，推动后端适配进入主线代码
● 负责芯片软件栈架构设计，包括但不限于调度系统设计、编译系统设计、计算系统设计、分布式系统设计。 ● 负责大规模分布式训练和推理的软件系统性能优化方案的设计，针对芯片架构特点提出合理的解决方案。 ● 负责各软件组件之间的协同设计，以及软件与硬件的协同设计，能够基于产品要求提出对硬件的明确需求。 ● 追踪行业动态，基于公司的AI芯片架构特点提出前瞻性的建议以及技术储备。
作为供应链管理负责人，您将领导供应链管理团队，负责供应链体系建设和管理，包括合作伙伴网络建设、生产排产与规划以及质量测试等方向。您将与新产品定义需求配合，筛选优质合作伙伴，建立符合团队战略和创新产品技术方向的供应链体系，推进商务流程，并保证生产运营的顺利进行。 主要职责： 1. 领导供应链管理团队，制定并推进供应链管理策略，促进团队建设和提升团队绩效； 2. 配合新产品定义需求，拓展供应商网络，筛选合格的合作伙伴，并建立符合公司战略与创新产品技术方向的供应链体系； 3. 配合集团采购，推进各环节的商务流程，确保供应链各环节有序衔接； 4. 负责芯片生产排产与规划工作，保证生产进度和产能符合需求； 5. 负责协助工厂对芯片进行质量测试，对良率提升与量产质量负责；
● 跟踪深芯片领域及新型计算领域（如机器学习）发展，设计开发高性能低功耗的架构、芯片及硬件产品。 参与芯片架构与微架构设计，负责开发和维护各种通用接口和模块； ● 针对阿里巴巴集团业务发展需求，开发相应原型系统，落地芯片产品。
1、负责会员产品策略制定与落地，挖掘会员用户需求痛点，设计会员权益以及体系，迭代会员产品，提升用户体验。 2、监控产品数据与用户反馈，持续优化会员产品体验，激发用户需求，提升用户长期价值。 3、对市场理解深入，对发展趋势有敏感度，能挖掘用户价值及商业机会，并转化为创新的产品方案。
1、基于大语言模型（LLM）和多模态技术，深度融合用户行为序列与跨域交互数据，构建AI-native的阿里全域消费者识别与认知体系，实现从传统标签画像到生成式用户认知的范式升级。 2、负责全域用户记忆资产的研发与落地，构建覆盖多业务域的跨域用户认知体系。基于LLM的用户行为理解与结构化记忆抽取，打造高质量、低成本、可自演化的用户Memory资产生产管线，支撑集团各业务线Agent的个性化服务能力。 3、负责记忆资产生产全链路的技术研发，包括MapReduce式记忆抽取Pipeline设计、多维度质量评测体系（MemBench）建设、大模型到小模型的蒸馏训练（OPD/RL/DPO），以及记忆检索与召回策略优化，持续提升记忆资产质量并降低推理成本。 4、参与前沿技术探索与学术产出，在记忆自演化机制、跨域协同推理、Memory-Grounded Reward等方向开展创新研究，撰写发表顶会论文，参与开源社区与技术影响力建设。
1. 負責開發潛在客戶，透過提供有吸引力的電子支付業務服務合作計劃，與商戶進行談判促成合作，達成各項業務指標 2. 維護與商戶的長期合作關係，及時響應並解決商戶需求，有效提升商戶忠誠度與交易量 3. 持續關注行業及市場趨勢，為產品優化與市場策略制定提供前線洞察與決策支持
1、负责生鲜产品的接收、质量检验和分类工作，确保产品质量符合国家标准及公司要求； 2、监控生鲜产品的贮存环境，确保温度、湿度等条件符合规定要求，有效防止食品腐败； 3、定期对库存商品进行盘点抽检，及时发现并处理不合格产品； 4、跟踪并记录生鲜产品的质量状态，为质量改进提供数据支持； 5、与采购部门紧密协作，评估并审核供应商质量体系，保证商品到货品质； 6、培训仓库员工关于生鲜产品质量标准的知识和日常操作规范； 7、参与制定和优化质量控制流程，提高工作效率。
1、负责百亿补贴3C品类的商品运营工作，从品类规划到行业搭建、价格机制设计、日常管理维护，对价格力、GMV、动销率、活动运营负责 2、针对所负责行业特性和商家特征，能够根据竞争态势制定有效的品类的招商策略，实现有竞争力的商品供给 3、有较高的行业货品敏感度和热点洞察能力，能够通过营销活动有效组织供给来满足目标消费人群，不断强化淘宝百亿补贴的优惠购买心智 4、根据运营目标，协调内外部资源，实现业务目标达成
1、参与淘宝闪购C端零售品类导购相关场景（搜索、推荐、场景导购等）的整体体验方案设计。 2、从用户完整任务出发，思考导购链路中的关键节点和体验问题，关注方案上线后的效果并建立业务数据感知。 3、使用大模型 / AI 工具进行方案探索、示例构造和原型表达，缩短从想法到验证的距离。 4、在项目中学习用整体视角看体验，并参与思考异常和边界情况的处理方式。 5、整理实践经验，在团队内进行分享和共创，承担"工具侦察兵"角色，持续跟踪和试用新 AI 工具与方法。
1.负责B端商家产品的用户体验设计工作，拆解业务目标，制定设计策略，独立产出高质量的产品设计方案，跟进落地并保障上线质量； 2.探索AI与业务场景结合的体验创新，将AI能力融入商家产品，推动高质量AI体验范式的落地与验证迭代； 3.研究商家及小二反馈，挖掘体验问题本质，推导优化方案并持续验证迭代，将设计价值最大化； 4.参与AI设计工作流建设和AI资产沉淀设，推动设计方法与流程的智能化升级，提升团队设计质量与效率。
1、负责平台餐饮行业的运营工作，对行业、类目进行深度的洞察分析与发展趋势分析，面向业务团队输出运营策略与支持策略； 2、负责行业基础运营体系的完善和优化, 制定核心策略和重点项目的规划、推进与落地； 3、负责行业的商户成长体系建设与商户的分层运营，在商家经营策略上（经营利润，SKU管理、营销活动等）形成完整方法论，并能应用于实操环节； 4、定期从数据视角进行业务复盘同时结合内外部信息，探索业务的新玩法的专项探索与研究，沉淀成新的运营方法论。
1.负责从rtl2netlist的综合全流程flow开发/优化/维护工作 2.负责综合模块或者整芯片的综合策略的制定及STA signoff标准制定 3.负责模块或top从rtl2netlist的综合、formal、sdc编写及验证，upf编写及验证 4.负责综合netlist/sdc的quality的验证 5.Function eco的方案及完成 6.和前端设计沟通设计相关问题及修改，和后端沟通物理实现相关问题 7.制定提升PPA的综合策略
1. 负责总线子模块验证、总线子系统验证: a. 负责制定验证策略，提取验证特性，完成验证计划； b. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真； c. 负责验证Signoff工作，保证总线系统的质量； 2. 参与SOC系统级的性能以及功耗分析；
职位描述： ● 负责SoC芯片架构定义、规划、优化。作为核心团队成员，专注于AI计算集群互连架构及AI芯片存储系统设计，定义AI加速芯片SoC级方案，确保方案的实用性和前瞻性。 ● 参与SoC时钟/复位/IO/互联/低功耗/可靠性/管理/调试等架构方案的制定 ● 与硬件、软件和系统团队合作，定义SoC的功能和接口规格 ● 与SoC设计团队合作提供架构设计文档，保证架构设计的正确实现；制定测试计划和测试基础架构，实现验证架构、功能及相关性能 ● 协同物理设计工程师进行SoC 性能/功耗/面积评估和优化工作 编写和审查技术文档，包括芯片规格说明、设计和测试计划等，支持项目管理团队确保项目按时进度推进 ● 提供跨部门技术支持，参与内部技术培训和指导，协助解决项目开发中的技术问题 有如下架构经验的候选人优先： 高级AI SoC互连架构师 ● 负责 SoC 互联系统设计，满足高吞吐、低延迟、高扩展性需求 ● 具备大规模芯片互连架构经验，擅长设计复杂网络拓扑，如星型、环型、网状或多维网格 ● 熟悉 AI 计算集群通信协议，如 InfiniBand、Ethernet、RoCE V2、UEC，或有相关研发经验 ● 深入理解任务调度、负载均衡及 QoS 优化，提升资源利用率与作业响应速度 ● 具备 SoC 集群性能优化经验者优先 高级AI SoC内存系统架构师 ● 负责 AI SoC 的高带宽、低延迟存储子系统架构设计 ● 熟悉 HBM、GDDR、LPDDR、3D DRAM 技术，具备存储控制器设计经验 ● 深入理解 AI 计算的 数据流特性，能够优化存储访问模式与缓存管理策略 ● 熟悉 DDR PHY 及 DRAM 控制器架构，具备存储系统 带宽、延迟、功耗 评估与优化经验 ● 了解 CXL、UCIe、PCIe 及存储器池化相关技术者优先
作为芯片研发团队的项目经理，你将负责团队内部项目管理、跨部门协调及全流程执行，确保各方向的研发任务有序推进，资源高效利用，项目顺利交付。该岗位的具体职责包括： 1. 项目规划与进度管理 ○ 制定项目的详细计划，包括里程碑、关键节点、资源分配和时间表，确保团队成员任务清晰、目标明确。 ○ 跟踪项目执行情况，及时更新状态报告，推动项目在计划内高质量完成。 ○ 分析潜在风险，制定应对措施，确保项目进展的可控性与稳定性。 2. 内部协作与资源协调 ○ 在团队内部协调架构、前端、中后端、硬件、软件等方向的工作，确保团队内部信息畅通，资源合理分配。 ○ 推动各模块间的有效协作，解决技术依赖与交付冲突，保证工作流程顺畅。 ○ 组织定期项目会议，确保团队成员对项目目标、进展及问题保持一致理解。 ○ 跨部门沟通拉通资源，与合作团队密切协作，推动项目进展。 3. 项目文档与流程管理 ○ 负责项目相关文档的整理和归档，包括项目计划、会议纪要、问题清单和项目总结等。 ○ 优化团队内部的工作流程，推广并使用高效的项目管理工具，提高工作效率和透明度。 4. 质量控制与问题解决 ○ 参与设计评审、验证计划制定及测试结果分析等环节，推动项目各阶段的质量控制。 ○ 主导技术问题的协调解决，推动资源快速处理设计、验证及测试中的问题，确保项目目标不受影响。 5. 客户与供应商协作 ○ 与外部供应商、制造合作伙伴（如Foundry、OSAT等）保持良好沟通，确保项目需求被充分理解和响应。 ○ 对接客户需求，及时反馈和调整项目方向，确保产品符合客户期望。 6. 团队支持与文化建设 ○ 支持团队成员解决工作中遇到的协调性问题，保障资源供给和信息流通。 ○ 营造高效协作的工作氛围，激发团队成员潜能，提升整体执行力和技术积累。
负责CPU芯片的系统建模工作，与架构师、RTL设计工程师和性能分析团队紧密合作，通过建模与仿真来探索设计空间、评估架构/微架构方案、识别性能瓶颈，并对未来的CPU架构做出关键的数据驱动决策。主要工作职责： （1）使用C/C++/SystemC/Python等语言，开发、维护和优化CPU芯片及子系统的性能模型。确保模型在功能和性能上与目标微架构设计保持一致，并具备足够的灵活性和可配置性。 （2）运行行业标准CPU性能基准测试套件及经过抽象/小型化业务负载（Benchmarks）。 （3）分析仿真结果，深入定位性能瓶颈 （4）架构师合作，将新的微架构特性转化为模型实现，基于模型进行“假设分析”（What-If Analysis），评估不同微架构方案对性能、面积和功耗的影响，为架构决策提供量化依 （5）为RTL设计团队提供早期性能预期，并协助进行RTL性能验证的比对。 （6）开发和维护自动化脚本与流程，以提升建模、仿真和分析的效率。参与构建和完善公司内部的CPU性能建模与仿真平台。
负责CPU产品的SLT测试工作，负责验证测路制定、验证用例开发和量产过程中的问题定位。建立行业领先的SLT测试能力，确保量产CPU芯片在真实系统环境中达成服务器级别的功能、性能和可靠性标准。直接面对提升产品质量、达成SLA，降低产线不良率和线上宕机率的核心挑战，对芯片的最终质量承担关键责任。主要工作职责包括： 1. 制定并领导执行CPU芯片的SLT测试整体策略，制定详细的SLT测试计划，包括测试内容、测试条件、通过标准和测试流程 2. 领导SLT测试方法学创新，持续提升测试覆盖率和测试效率 3. 参与SLT测试硬件平台的架构设计、开发 4. 领导SLT测试软件和测试向量的开发开发，包括： （1）BIOS/UEFI定制与优化 以及操作系统（Linux/Windows）镜像定制 （2） 测试套件架构以及自动化测试框架开发 （3） CPU 微架构特性测试 （多核一致性，SRAM 可靠性检查，di/dt 问题检测，IO 功能测试，最大功耗，频率测试等等） 5. 量产过程中，与产品工程、质量、客户工程团队协作，对于线上和产线有问题被客户退货的芯片，带领团队通过强化SLT测试，对芯片问题进行复现和定位，不断改进测试程序，提升覆盖率。"
● 负责SoC封装选型，评估封装的散热/成本/可靠性等指标。 ● 设计封装基板并进行电、磁、力等方面的仿真、评估。 ● 跟踪芯片测试进度、监督、改良芯片良率。
1. 从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA), 交付EMU DB/FPGA bitfile到原型验证团队 2. 为Emulation/FPGA场景创建独立的测试冒烟用例。 3. 在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）。 4. 与RTL设计团队、DV团队和软件团队合作，调试基础环境，硬件，软件中的测试用例. 5. 维护仿真系统，支持软件团队在仿真平台上的工作。
• 参与SoC低功耗架构方案制定，负责SoC电源域划分和控制、动态调压调频等设计实现。 • 参与全芯片时钟复位方案制定，负责时钟/复位相关IP交付。 • 使用功耗分析工具进行功耗建模/仿真。 • 熟悉UPF标准，具备复杂低功耗方案的UPF实现经验。 • 协同物理设计工程师进行SoC功耗/电源评估和优化工作。
1、根据芯片产品需求，负责封装方案选型及结构设计，熟悉FCCSP/FCBGA/CoWoS/InFO等封装形式，评估封装方案可行性; 2、负责封装热管理、热机械应力、多场耦合、翘曲等仿真工作; 3、与前端/后端团队协作完成IP选型可行性分析/floorplan优化，与后端团队迭代优化bump排布，设计PINMAP排布符合系统/硬件需求，负责基板layout 设计工作; 4、与供应商完成交付件和可制造性风险review，负责封装可靠性风险分析，针对芯片回片后失效问题进行根因定位并提出解决方案。
负责高性能CPU产品的SLT测试工作，负责验证测路制定、验证用例开发和量产过程中的问题定位。建立行业领先的SLT测试能力，确保量产CPU芯片在真实系统环境中达成数据中心级别的功能、性能和可靠性标准。直接面对提升产品质量、达成SLA，降低产线不良率和线上宕机率的核心挑战，对芯片的最终质量承担关键责任。主要工作职责包括： 1. 制定并领导执行CPU芯片的SLT测试整体策略，制定详细的SLT测试计划，包括测试内容、测试条件、通过标准和测试流程 2. 领导SLT测试方法学创新，持续提升测试覆盖率和测试效率 3. 参与SLT测试硬件平台的架构设计、开发 4. 领导SLT测试软件和测试向量的开发开发，包括： （1）BIOS/UEFI定制与优化 以及操作系统（Linux/Windows）镜像定制 （2） 测试套件架构以及自动化测试框架开发 （3） CPU 微架构特性测试 （多核一致性，SRAM 可靠性检查，di/dt 问题检测，IO 功能测试，最大功耗，频率测试等等） 5. 量产过程中，与产品工程、质量、客户工程团队协作，对于线上和产线有问题被客户退货的芯片，带领团队通过强化SLT测试，对芯片问题进行复现和定位，不断改进测试程序，提升覆盖率。
参与玄铁高性能处理器的指令集与编程模型定义和演进，作为市场/产品需求与微架构、软件生态之间的技术枢纽；负责玄铁指令集与编程模型管理平台的建设，并代表玄铁参与RISC-V国际基金会相关规范标准工作。 1. 负责玄铁指令集扩展定义。接收市场、产品与研发的功能与性能诉求，与微架构、编译器、内核、计算库等团队协同，参与制定指令和寄存器编码、语义、异常行为等编程模型，输出正式规范文档并推动内部评审、落地与迭代。 2. 负责玄铁编程模型管理平台建设。保证指令集变更以结构化、机器可读的方式沉淀到平台，驱动下游RTL生成、工具链集成、验证套件构建、规范文档生成与模拟器/参考模型的自动化更新。 3. 代表玄铁参与国际基金会相关规范标准工作。跟进上游标准与相关工作组的演进，把玄铁的技术需求提案化并推动被上游接纳；把上游产出高质量地回流到玄铁内部平台，保持双向对齐。 4. RISC-V生态跟踪与前瞻研究。持续跟踪RISC-V在向量、矩阵、虚拟化、安全、性能监测、机密计算等方向的新扩展动态；结合玄铁产品路线，主动提出新扩展的预研提案。
1. 参与Ethernet子系统的方案制定 2. 负责Ethernet子系统内IP集成、自研逻辑开发 3. 负责Ethernet子系统SDC约束与预综合交付，协助中后端团队实现PPA优化 4. 根据中后端反馈（时序、功耗、面积等瓶颈），优化前端微架构和设计 5. 与DV、原型验证团队协作, 负责Ethernet子系统的问题分析与定位
职位描述 • 参与芯片整体Floorplan、Partition、STA等方案制定。 • 负责芯片整体Partition划分及Harden代码的具体设计与实现。 • 负责芯片整体设计SDC约束与预综合交付，协助中后端团队实现PPA优化。 • 根据中后端反馈（时序、功耗、面积等瓶颈），指导前端微架构和设计修改。
1. 协助项目制定和维护芯片设计项目的时间线、里程碑计划及资源分配表 2. 跟踪芯片设计各阶段（架构、RTL设计、验证、综合、物理设计、DFT、流片）的交付物状态 3. 维护项目技术文档库，包括设计规范、验证计划、技术评审记录及版本控制 4. 协调安排跨功能团队（架构、设计、验证、后端、软件）的技术会议和设计评审 5. 准确记录技术会议纪要和行动项，并跟踪闭环进度 6. 协助准备项目状态报告和技术演示材料，清晰传达技术进展。 7. 协助管理EDA工具License，服务器资源，硬件加速平台的使用情况和资源调度 8. 维护项目在设计管理系统（如问题单系统）中的信息更新 9. 支持设计数据管理和版本控制流程，IPD流程的实施。
1.与CPU设计者密切合作，进行关键时序路径的分析与逻辑电路优化； 2.前后端协同设计，持续提升CPU PPA性能指标； 3.CPU Core的物理设计与交付，达到产品指标要求； 4.CPU 集成实现工程师（中端）综合实现
1.与芯片Top物理设计、Package设计、PCB设计等同事协作，完成电源以及高速数字接口的仿真分析以及优化工作； 2.使用各种常用EDA工具抽取Silison、Package、PCB的电路模型，搭建电源完整性和信号完整性仿真测试平台，根据实测结果完善和优化仿真平台； 3.负责高速SerDes IO、DDRx/LPDDRx、UCIE等端到端的SI优化； 4.构建从Silicon、Package、PCB电源传输网络(PDN)模型，制定具体的PI指标分解，完成供电设计优化以及签核； 5.跟踪研究各种高速总线接口及供电设计从芯片到系统端的解决方案，并形成PKG/PCB设计指导；
1. 负责 RISC-V IOMMU IP 的架构定义、微架构设计及RTL实现，确保满足芯片对设备内存的管理需求，满足项目PPA 要求。 2. 深入理解并实现 RISC-V IOMMU 架构规范，支持多级页表地址转换及权限管理，支持虚拟化扩展。 3. 负责 IOMMU IP 与 SoC 系统的集成，处理与 CPU、DMA、NoC 及 DDR 控制器的交互，满足 SoC 架构需求。 4. 主导 IP 的低功耗设计策略，包括时钟门控、电源门控实现。
