共 131 个在招岗位 · 小米在西安的最新招聘信息
1、负责DDRC从模块级到子系统级的设计规格充分验证； 2、负责DDRC性能仿真，满足业务高带宽低延迟需求； 3、搭建并维护UVM可重用验证平台，包括driver/monitor/reference model/checker，收集功能覆盖率，保证验证质量； 4、与架构师、软件团队配合，对DDR子系统性能和功耗优化的持续探索；
1. 负责DDRC或DDRPHY方向的需求规格分析、架构演进评估、方案设计，完成上下游端到端交付； 2. 分析优化DDRC/DDRPHY子系统性能(高带宽低延时)和功耗，探索架构演进方向； 3. 负责DDRC/DDRPHY低功耗设计，理解访存功耗构成，推动能效优化； 4. 与DDR验证、系统软件、芯片集成团队协同，确保DDRC/DDRPHY方案从设计到量产的质量； 5. 跟踪DDR技术标准演进(LPDDR5X/DDR6等)及AI芯片对内存带宽的需求，输出架构规划和技术洞察；
1. 负责系统级低功耗验证，独立制定验证计划，编写Feature，规划Testcase，完成UPF验证； 2. 独立搭建完善验证平台，发现并定位设计缺陷，确保低功耗方案从设计到验证的闭环； 3. 编写和维护低功耗验证相关脚本和工具，提升验证自动化水平； 4. 与芯片设计、功耗管理团队协同，跟踪处理器/CRG/功耗管理等模块的验证质量；与系统软件团队协同，确保低功耗方案的软硬件一致性； 5. 跟踪端侧AI芯片低功耗验证前沿技术（如NPU/AI加速器功耗验证），推动验证方法学持续改进；
1. 负责子系统/系统级全流程验证，制定验证计划及策略，搭建验证环境，完成网表级仿真； 2. 开发或修改验证脚本，研究业界新工具新方法学，持续提升验证效率； 3. 参与验证流程标准化建设，推动验证方法论在团队内的落地； 4. 与芯片设计、架构、后端团队紧密协作，支撑从验证到量产的全流程质量保障； 5. 跟踪先进工艺节点验证挑战及AI时代验证方法学演进（如AI辅助Bug定位、智能化回归测试），输出技术应对方案化回归测试），输出技术应对方案；
1. 负责高速接口子系统（DDR/LPDDR/HBM/USB/PCIE/MIPI等）从方案制订到验证交付、回片测试支持的全流程； 2. 制定接口验证计划及策略，搭建验证环境，提取验证特性，完成覆盖率收敛； 3. 参与接口验证相关工具和脚本开发，提升验证自动化水平和效率； 4. 与芯片设计、系统软件团队协同，确保接口子系统验证质量和回片支撑； 5. 跟踪高速接口技术演进（如LPDDR5X/HBM3E/USB4/PCIE5.0等）及AI芯片对接口带宽的需求，输出验证技术规划；
1. 参与或主导AI处理器核心微架构设计，完成RTL实现与调优，覆盖推理和训练两个场景； 2. 在AI计算单元（矩阵/向量）、存储子系统、数据流架构、片上互联等方向至少一项有深度研究和技术输出； 3. 与处理器架构、编译器、软件团队协同，确保AI处理器微架构方案的可实现性和性能目标达成； 4. 跟踪业界AI处理器架构前沿技术（如存内计算、稀疏计算、混合精度训练），输出技术洞察，牵引微架构演进方向； 5. 参与芯片流片和回片验证，确保AI处理器微架构方案的工程落地；
1. 参与或主导处理器存储子系统微架构设计，包括Cache层次结构（L1/L2/L3）、一致性协议（MOESI/MESI）、预取引擎、TLB/MMU等，进行性能、功耗论证，并完成RTL实现与调优； 2. 负责Load/Store单元、Store Buffer、内存控制器接口等数据通路的微架构设计与优化； 3. 与指令侧架构、编译器、软件团队协同，确保存储子系统架构方案与指令侧流水线的高效配合，支撑端侧AI芯片高带宽低延时的访存需求； 4. 跟踪业界存储子系统前沿技术（如CXL/UCIe互联、AI芯片片上存储架构、近存计算），输出技术洞察，牵引存储架构演进方向； 5. 参与芯片流片和回片验证，确保存储子系统架构方案的工程落地；
1. 产品讲解：⽤最热情的⽅式接待所有进店⽤户，提供专业的产品讲解，结合⽤户情况与使⽤场景，使⽤户理解产品的核⼼价值，激发⽤户对于品牌与产品的热情； 2. 试乘试驾：为顾客提供专业的试乘试驾服务，通过在实际驾乘体验过程中回答关于⻋辆使⽤的相关问题，解除顾客⽤⻋顾虑； 3. ⽤户体验：通过专业的咨询与服务，不断提升零售中⼼⽤户服务满意度，持续创造品牌与产品的推介者，同时与交付、售后伙伴⾼效合作，解决⽤户购⻋及⽤⻋问题，提供改进⼯作的建议和反馈； 4. 团队合作：在达成个⼈关键业务指标的基础上，助⼒达成团队销售⽬标，并不断提升业绩达成能⼒； 5. 活动执⾏：⽀持各类型市场活动，持续吸引与挖掘潜在⽤户； 6. ⻔店维护：配合零售店长和零售主管维持零售中⼼视觉陈列标准和后区标准，维护展⻋、展具和零售店整体环境。
1、 负责手机/座舱/智驾芯片平台多媒体（AI、GPU、Camera、Display、Vcodec）相关性能/功耗分析优化和竞争力达成，竞品的性能功耗分析； 2、 负责上述媒体相关的IP的FPGA/EMU 性能/功耗验证工作，与芯片沟通、及时发现并解决相关问题，保证相关性能功耗符合预期； 3、 负责上述媒体相关的IP在回片性能/功耗问题分析及解决； 4、 负责上述媒体场景（相机、大模型、音视频、游戏、应用）性能功耗分析优化，支持功耗DOU达标及竞争力达成； 5、 负责竞品芯片的性能功耗分析。
1、责 SoC 安全子系统的需求拆解、详细设计文档输出与 RTL 代码开发，覆盖安全隔离、可信根、安全控制等核心模块，确保设计满足安全规格与项目质量标准； 2、负责 eFuse、系统控制类等系统 IP 的设计文档编写、RTL 开发与维护交付，保障 IP 的可复用性、集成兼容性与交付完整性； 3、深度参与芯片整体安全方案的需求分析、架构设计与技术评审，输出针对性安全设计方案，跟进方案落地迭代与技术风险管控； 4、协同验证团队完成模块级、子系统级的仿真验证与问题定位，支持软件团队开展底层驱动开发、联调调试与问题排查，保障项目交付进度。
1. Modem 系统架构设计：负责 5G NR / 6G Modem 芯片系统级架构定义，包括基带处理流水线、硬件加速器与 DSP 软硬件交互方案； 2. 物理层算法与实现：参与 PHY 层关键算法（信道估计、MIMO 检测、LDPC/Polar 编解码、波束管理等）的定点化设计、性能仿真与 RTL 实现指导； 3. 芯片验证与量产支持：制定 Modem 子系统验证计划，参与 FPGA 原型验证、硅后 bring-up 与运营商 IOT/场测问题分析；
1、 负责Android平台多媒体GPU UMD/KMD驱动移植和维护、bring up、深度优化、基础GPU上下电、调频功能等特性开发 2、 负责Android FPGA/ASIC GPU模块功能验证，与芯片沟通、及时发现并解决相关问题，保证相关硬件的功能正常 3、 负责GPU图形渲染、性能相关问题解决，包括HWUI、SKIA、SurfaceFlinger、应用/游戏渲染异常、XTS、卡顿丢帧等问题 4、 负责Android平台UI图形渲染框架优化及优化特性开发 5、 负责Linux图形系统DXVK、ZINK、GPU驱动适配开发 6、 负责游戏渲染管线、渲染算法性能功耗优化特性功能开发
1. 负责手机ISP算法的研究、开发，效果调试及产品落地； 2. 负责算法文档撰写； 3. 负责ISP算法软件代码编写； 4. 负责ISP相关技术前沿跟踪，及合作算法落地产品。
岗位职责： 1）负责其中一门多媒体（AI，ISP/CV/AR，显示，音频，编解码或Sensor Hub）IP模块验证计划制定、测试用例开发，覆盖率收集和分析； 2）负责多媒体IP模块验证环境和流程的开发和维护； 3）负责编写测试用例、遵循UVM验证架构； 4）结合架构、IC设计和驱动软件部的需求，完成相应多媒体IP 的验证工作
1. 负责芯片低功耗方案设计，包括电源域架构/电源管理控制、时钟复位架构、工作模式定义； 2. 负责场景功耗/漏电/IP子系统功耗仿真分析，关键子系统能效分析； 3. 负责全系统状态控制/调频调压/底层温控方案设计开发； 4. 与芯片验证、软件、量产团队协同，支撑EDA/EMU/FPGA验证、功耗优化迭代与回片闭环；与AI算法团队协同，优化端侧AI芯片的能效表现； 5. 跟踪业界低功耗设计前沿技术（如AI驱动的功耗优化方法学），推动设计方法学持续改进；
1. 参与或主导Vector/Matrix单元微架构和算子设计，进行性能、功耗论证，并完成RTL实现与调优； 2. 在高性能计算/内存系统/能效优化/安全架构至少一个方向有深度研究和技术输出； 3. 与芯片设计、编译器、软件团队协同，确保处理器架构方案的可实现性和性能目标达成； 4. 跟踪业界处理器架构前沿技术（如AI芯片加速指令集、端侧大模型部署架构），输出技术洞察，牵引架构演进方向； 5. 参与芯片流片和回片验证，确保架构方案的工程落地；
1. 负责SOC BSP设计和开发，关键外设驱动开发； 2. 负责内存管理/文件系统/系统调度设计和开发； 3. 负责系统性能和功耗优化，系统稳定性问题定位分析，系统DFX设计和开发； 4. 与芯片设计、硬件团队协同，支撑回片验证和量产工作； 5. 跟踪开源社区演进及AI时代驱动开发新趋势（如NPU/GPU驱动、AI推理框架驱动层适配），推动驱动方案与社区技术方向对齐；
1. 负责高性能一致性SOC总线验证，独立制定验证计划，搭建维护UVM验证平台(driver/monitor/reference model/checker)； 2. 编写、收集功能覆盖率，保证验证完备性，确保总线从模块级到子系统级的设计规格充分验证； 3. 探索总线验证方法学，研发验证工具，推动验证效率和完备性提升； 4. 与芯片设计团队紧密合作，协同解决总线验证过程中的复杂技术问题；与AI/异构计算团队协同，支撑AI芯片高带宽互联场景的验证需求； 5. 跟踪AMBA总线协议演进和前沿验证技术（如AI辅助覆盖率收敛），输出技术洞察；
1. 负责开发和优化SoC架构性能模型，对性能关键模型进行微架构性能优化和瓶颈定位； 2. 对SoC架构进行性能探索和评估，根据模型仿真结果分析关键瓶颈并给出优化方案； 3. 参与ESL建模方法学建设，推动模型精度和仿真效率持续提升； 4. 与芯片架构、设计团队协同，用模型驱动架构决策和设计优化； 5. 跟踪业界ESL建模和架构探索前沿技术（如AI工作负载建模、异构计算架构探索），输出技术洞察；
1. 负责GPU能效优化、供电能力和热评估、低功耗策略方案设计； 2. 负责GPU profile定义和优化、中后端实现策略评估； 3. 协同量产团队，支撑SoC量产中GPU相关PI/热/memory等问题的端到端交付； 4. 与软件团队合作完成GPU相关软件和应用优化，参与竞品分析； 5. 跟踪业界处理器功耗优化进展及端侧AI芯片场景的GPU能效需求，输出能效优化技术规划；
1. 主导SOC芯片定义，主导和参与产品关键场景的设计、实现和验证； 2. 主导SOC软件需求分析、架构设计和方案分析，输出需求规格和系统分析文档； 3. 负责技术体系搭建，参与技术评审与决策； 4. 洞察行业软硬件技术趋势及AI时代系统架构演进方向（如端侧AI部署、异构计算、AI框架集成），输出领域技术规划，推动软硬件协同设计； 5. 指导开发团队攻克技术难题，确保从架构到量产的端到端交付；
1. 作为GPU交付和应用领域owner，负责SoC中GPU选型、性能能效规划、供电热评估、低功耗策略； 2. 负责GPU profile定义和优化、中后端实现策略评估； 3. 和三方vendor及SoC团队一起，针对GPU微架构特点实现GPU和SoC/总线/cache/DDR的联合优化设计； 4. 和软件及量产团队一起，完成GPU相关软件和应用优化，支撑量产中GPU相关PI/热/memory等问题的端到端交付； 5. 跟踪GPU/图形处理器技术演进及端侧AI芯片对GPU算力的需求，牵引三方GPU微架构设计优化；
1. 负责Linux操作系统的定制和开发； 2. 负责监控告警等基础服务组件的设计、开发、优化； 3. 负责Linux发行版的稳定性、兼容性、性能看护，推动系统级问题的定位和解决； 4. 参与Linux发行版构建流程和工具链建设； 5. 跟踪Linux发行版社区演进及AI时代系统级新需求（如AI调度、NPU驱动框架），推动技术方向与社区对齐；
1. 负责Android/iOS平台用户典型业务场景的系统性能能效分析； 2. 负责自研芯片平台性能功耗分析和优化，构建性能能效分析工具链和大数据平台； 3. 挖掘用户隐藏痛点(续航/游戏/应用体验)，提炼产品设计需求； 4. 与芯片设计、系统软件团队协同，推动性能能效优化方案落地； 5. 跟踪业界竞品平台性能能效前沿技术及端侧AI场景能效需求，进行专利技术挖掘，牵引芯片设计和产品宣传方向；
1、负责子系统/系统级的全流程验证； 2、根据设计规格制定验证计划及验证策略，根据设计及架构需求提取验证特性； 3、搭建验证环境，创建并调试验证用例，收集并分析覆盖率，完成网表级仿真； 4、开发或修改验证脚本，提高整体验证效率； 5、业界新技术、新工具、新方法学的研究及开发。
负责设计自研芯片配套的模拟IP或者解决方案中独立的模拟芯片，最终支持自研芯片平台或解决方案的产品化。
1. 负责Camera HAL3架构设计及开发； 2. 实现Device/Session管理， Request/Result管理； 3. 客制化的Pipeline控制的软件架构开发； 4. 负责图像处理算法的集成及性能优化； 5. 负责各camera场景下的性能/功耗等系统优化，稳定性/CTS问题分析处理； 6. Andorid系统升级的适配；
1、负责手机、车机类芯片解决方案AI计算方向的系统测试工作，保证产品测试交付质量 2、负责此领域的测试方案、用例输出，测试执行 3、参与对应领域必要的技术、项目攻关
1、负责芯片解决方案设计、测试策略设计、测试用例设计； 2、负责系统模块的分析、风险识别、风险预防、风险规避方案的设计； 3、负责系统模块的竞争力分析；
职责描述： 负责芯片硅后验证（Bench/EVB test）相关工作： 1，依据芯片功能、指标等多个维度梳理相应的测试策略、测试方案和测试用例，确保芯片测试完备性； 2，负责基于芯片电路特性和测试方案，输出相应的芯片和EVB可测性设计需求； 3，统筹规划测试准备阶段工作，回片后根据测试计划对芯片进行Bring Up、功能、电气性能、可靠性、SI/PI和功耗等多方面硅后测试工作； 4，反馈测试发现的问题，组织或参与测试问题的分析、定位和解决，跟踪和推动问题的改善闭环； 5，负责测试数据整理和分析，输出测试报告。
